Tumregel z10 procent av minnet används 90 procent av tiden
Cacheminne CPU-chipp CPU cacheminne litet och snabbt primärminne stort och långsamt automatisk kopiering, utförs av hårdvaran
Minimalt cacheminne dataadresslappv Endast en plats v = valid-bit Adresslappen talar om varifrån data kom
MUX (multiplexer) zUtgången följer den ingång som styrsignalerna anger MUX styrsignaler, anger vilken ingång som väljs ingångar utgång 74LS153
Drivkrets zenable = 0: utgångarna bortkopplade zenable = 1: utgångarna följer ingångarna drivkrets styringång "enable" ingångar utgångar 74LS244
Vilken plats väljs vid miss? zI första hand: en plats med giltigbit = 0 zAnnars: byt ut innehållet på någon plats yLRU (Least Recently Used) xbyt ut den som legat oanvänd längst xkrångligt att hålla reda på vilken det är yRandom (funkar hyfsat, 90/10-tumregeln) ynon-MRU (not the Most Recently Used)
Konflikter zDirektmappat = vissa bitar i adressen anger plats i cacheminnet zOm två variabler har samma bitmönster i de bitar som anger plats, så kan de inte finnas i cacheminnet samtidigt!
Lokalitet zLokalitet i tiden: En minnescell som lästs/skrivits kommer troligen snart att läsas/skrivas igen zLokalitet i rummet: När en minnescell lästs/skrivits så kommer troligen snart en annan minnescell med näraliggande adress att läsas/skrivas