Presentation laddar. Vänta.

Presentation laddar. Vänta.

Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se ”Digital” IC konstruktion Viktor Öwall.

Liknande presentationer


En presentation över ämnet: "Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se ”Digital” IC konstruktion Viktor Öwall."— Presentationens avskrift:

1 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, ”Digital” IC konstruktion Viktor Öwall

2 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, Transistorn: en förstärkare gate drain source Ground Power Supply En transistor kan användas på många olika sätt, t.ex. för att förstärka en elektrisk signal. Energin måste tillföras från t.ex. ett spänningsaggregat. Korrekt?

3 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, Transistorn: en förstärkare gate drain source Ground Power Supply En transistor kan användas på många olika sätt, t.ex. för att förstärka en elektrisk signal. Energin måste tillföras från t.ex. ett spänningsaggregat.

4 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, Analogt kontra digitalt Analogt få komponenter låg effekt ”verkliga” signaler Digitalt Hög precision Komplexare algoritmer Lagringskapacitet CD/DVD, MP3, Digitalkamera, GSM, datorer, etc, etc

5 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, CMOS symboler gate drain source NMOS PMOS Vanligast Digitalt Bulken/Substratet förutsätts kopplat till GND/VDD om inget annat anges

6 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, Vad är en transistor? p-p- N-Channel Gate Drain Source n+n+ n+n+ Halvledarkomponent V DS [V] I D V GS I d Elektriska förhållanden drain source gate Småsignalmodell Digitalt - Switchar

7 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, NMOS som switch V DS [V] I D V GS =3V V GS =5V V GS =4V v in v in =“låg”  öppen v in =“hög”  sluten

8 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, PMOS V DS [V] I D V GS =-3V V GS =-5V V GS =-4V v in V DD

9 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, Digitala kretsar CMOS Inverteraren

10 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, CMOS Inverteraren med transistorn som switch GND V DD

11 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, CMOS Inverteraren med transistorn som switch GND V DD “hög” in  NMOS sluten PMOS öppen Ut kopplad till GND  “låg”

12 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, CMOS Inverteraren med transistorn som switch GND V DD “låg” in  NMOS öppen PMOS sluten Ut kopplad till VDD  “hög”

13 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, CMOS Inverteraren med transistorn som switch GND V DD I D

14 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, CMOS Inverteraren med transistorn som switch GND V DD

15 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, CMOS Inverteraren Ideal ”Verklig”

16 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, P- Substrate N -Well N -Channel P -Channel

17 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, Logiska grindar, NAND V DD AB B GND A AB UT Sanningstabell

18 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, Logiska grindar V DD B GND AB UT Sanningstabell A A B

19 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, Logiska grindar V DD B GND AB UT Sanningstabell A A B

20 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, Logiska grindar V DD B GND AB UT Sanningstabell A A B

21 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, Logiska grindar V DD B GND AB UT Sanningstabell A A B

22 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, Logiska grindar & Amerikansk AB NAND NAND + Inverter  AND Europeisk V DD AB B NAND f GND AND f A

23 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, Two Input NAND/ AND 0.8  m CMOS NAND Inverter

24 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, Logisk Funktion? V DD A B B GND A AB UT Sanningstabell

25 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, Logisk Funktion: NOR V DD A B B GND A AB UT Sanningstabell ≥ 1 Amerikansk Europeisk

26 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, nu en adderare i+1 b a i b i a i cin i+1 cout msb b a cin msb cout 1 bit minnessiffra lsb = least signifcant bit msb = most signifcant bit

27 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, Heladderare i CMOS, 1 bit V DD V V V SC o A och B: in C: minne in S: summa C o : minne ut

28 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, 14 bitars adderare

29 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, Integrerade kretsar av olika komplexitet FFT - 1 Million Transistorer Filter Transistorer AND-Gate 6 Transistorer

30 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, Och sen går vi bara vidare! Intel Pentium 4 (2000) 42 million transistors 0.18  m / 1.5GHz

31 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, Moores Lag Antalet transistorer per chip dubbleras var år. (1965) Ändrar 1975 till vartannat år. Gordon Moore En av Intels grundare

32 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, 32 Moores lag 2007 >2 milliarder transistor idag

33 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, Så vad är problemet? Fysiken Hastigheten Effektförbrukningen Det är L som anger processen, t.ex. 45nm

34 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, Hastigheten Minskad kapacitans ger snabbare krets vilket kommer med ny process. Högre matningsspänning ger snabbare kretsar men transistorerna brinner upp och... om Grov approximation idag!

35 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, Effektförbrukningen Charge V DD Discharge Kvadraten gör att vi speciellt vill sänka V DD  långsammare kretsar

36 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, Klockning av processorer! Intel Pentium 4 (2000) 42 million transistors 0.18  m / 1.5GHz Om jag skickar in en klocka här. Hur ser den ut här? Kanske så här. Och hur bra funkar datorn då? Ofta mer än 50% av effekten i att ”fixa till” klockan.

37 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, 37 CPU power consumption Pentium IV chip area (i 130 nm technology) 1.3 cm 2 Detta ger ca. 100 W/cm 2 som måste transporteras bort, dvs säga kylning. Jämförelse: Den här ger ca 10 W/cm 2.

38 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, Klockfrekvensen ökar inte längre Vad gör vi? Vi går till multipla kärnor!

39 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, 39 From Intel presentation ISSCC, Feb´09 From: The New Era of Scaling in an SoC World, ISSCC 2009 Mark Bohr, Senior Fellow, Intel, Hillsboro, OR

40 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, Några Multi-core processorer Multi-core processorer där vi ökar beräkningskapaciteten utan att öka klockfrekvensen. Fujitsu FR-V, 2005, 83M trans. Intel KEROM dual core ISSCC 07, 290M trans. IBM/Sony/Toshiba Cell ISSCC 05, 234M trans.

41 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, Ett annat problem: Hur avstängd är transistorn? V DS [V] I D V GS =3V V GS =5V V GS =4V v in =“låg”  öppen Dvs, hur stor är I D här?

42 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, N-kanal bildas när en positiv gate-source spänning, V GS, större än tröskelspänningen, V T, appliceras. Från Nolle-föreläsningen p - n + n + Gate Drain Source Gate-oxid (isolerande) substrat

43 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, Hur stor är ID vid avstängd? VGVG VTVT ln( I DS ) I OFF Under tröskelspänningen Länge ignorerade man I off för de flesta tillämpningar.

44 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, Om vi sänker V DD måste vi sänka V T för att få hastighet. VGVG VTVT ln( I DS ) I OFF Under tröskelspänningen …och då ökar I off !

45 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, V T skalning: V T /I OFF Trade-off När V T minskar ökar hastigheten men läckströmmarna ökar! Prestanda mot Läckströmmar: V T   I OFF  High V T VGVG V TH ln( I DS ) I OFFH Low V T V TL I OFFL

46 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, Och så lite om minnen ETI Föreläsning 1146 Oerhört viktig del i de flesta applikationer! Stora minne blir långsamma  I “datorer” har vi ofta en minneshirarki som möjliggör både Stor lagringsvolymm och Snabb access CPU Registers + Cache L1 Cache L2 Main memory RAM Hard drive/disc/disk Snabbare Större Transistor minnen Vanligtvis flera nivåer cache ? SSD - Solid State Drives

47 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, ETI Föreläsning 1147 Utvecklingen av massminnen

48 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, ETI Föreläsning 1148 Utvecklingen av massminnen 170MB GB GB US$179 4GB US$199 Siffror från 2006

49 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, 49 Vad är ett Flashminne? Halvledarminnen: ROM – Read Only Memory RAM – Random Access Memory FLASH

50 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, Vad är ett Flashminne? Halvledarminnen: ROM – Read Only Memory –data är statisk –finns kvar när strömmen slås ifrån RAM – Random Access Memory –data kan både läsas och skrivas –försvinner när strömmen slås ifrån FLASH –data kan både läsas och skrivas –finns kvar när strömmen slås ifrån

51 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, ROM bit0 V DD Pull Up bit1bit2bit3 GND word2 word3 word1 word0 Placeringen av transistorer bestämmer minnesinnehållet!

52 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, ESS010 - Konsumentelektronik: Överblick 52 p - n + n + Gate Drain Source Gate-oxid (isolerande) substrat WAFER MOS transistorn

53 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, ESS010 - Konsumentelektronik: Överblick 53 Flash minnen– floating gate transistors n + n + Floating gate Control gate I ett Flash-minne har vi en speciell transistor. Alla platser i minnet har en transistor men vi kan elektriskt kontrollera funktionaliteten av minnescellen. EPROM, EEPROM och Flash har olika sätt att styra transistorn. WL BL

54 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, ROM bit0 V DD Pull Up bit1bit2bit3 GND word2 word1 word0 Address- avkodning addr0 addr1 N address bits 2 N words word3

55 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, ROM ? V DD Pull Up ??? GND Address- avkodning 0 1 0

56 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, ROM ? V DD Pull Up ??? GND Address- avkodning “1”

57 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, ROM 0 V DD Pull Up 110 GND Address- avkodning “1”

58 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, Flash minnen – Floating gate transistors n + n + Floating gate Control gate Floating gate är inte kontakterda – Om vi laddar floating gate mycket negativt  Ingen kanal  Ingen transistor – Om ingen laddning  Kanal  Transistor WL BL

59 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, FLASH stucture V DD Pull Up GND word2 word3 word1 word0 Floating gate transistors everywhere!

60 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, FLASH write, e.g. trap charge V DD Pull Up GND word2 word3 word1 word0 = trapped charge. Transitor is always off  Same content as ROM.

61 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, Så vart är vi på väg?

62 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, Wrap-Gate FETs Nanowire Transistor Wrap-gates 1 μm Drain Source Wrap-gate Device layout

63 Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, Mer om allt detta i ETI130 Digital IC konstruktion


Ladda ner ppt "Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, www.eit.lth.se ”Digital” IC konstruktion Viktor Öwall."

Liknande presentationer


Google-annonser