Föreläsning 5 måndag 5e november 2007 Datorsystem 1 och Datorarkitektur 1 Föreläsning 5 måndag 5e november 2007 Datorsystem 1 och Datorarkitektur 1.

Slides:

Advertisements

Liknande presentationer

Snabbguide och tips.

Advertisements

Det första du bör göra är att rita horisonten

Onsdagen den 29/ åkte klass 3A och 3B till Gamla Linköping.

Optik Läran om ljus.

Talföljder formler och summor

Daniel i lejongropen.

Anneli och Christians Datorskola

Meny •Hem: Visar denna sida. Kan användas för allmän info •ProNavigo visar Modellen, mallar, checklistor •Projektlänkar: visar en undermeny med lämpliga.

Simulering av MIPS32 4K med TLB och CACHE Andrei Krougliak Simon Olsson Luleå tekniska universitet 2005.

void hittaMax(int tal[], int antal, int *pmax) { int i; ??=tal[0]; for(i=1;i??) ??=tal[i]; } int main() { int v[]={1,2,3,4,2}; int.

Frederic Bill Entreprenörskapsprofilen, Växjö Universitet

På kik kommunicerar man genom att chatta och skicka bilder till varandra gratis var man än befinner sig förutsatt att man har internet. Har man en video.

Datorarkitekturer och operativsystem

1 Listor En sekvens värden av samma typ Nr 5. 2 Listor Sekvens av värden, element Variabelt antal Alla med samma typ Bara första elementet direkt åtkomligt.

Föreläsning 10 Kurvanpassning som en del av problemlösning med datorer

Vill du lära dig kort division?

Persondatorer Datorns internminne (Kapitel 6)

Logikprogrammering Ons, 25/9

Föreläsning 7 Analys av algoritmer T(n) och ordo

Minnesteknologier Teknologi Accesstid Kostnad $/GB SRAM 1 ns 1000 DRAM

Datastrukturer och algoritmer Föreläsning 11. Datastrukturer och algoritmer VT08 Innehåll  Mängd  Lexikon  Heap  Kapitel , , 14.4.

William Sandqvist System Management functions S Burd, Systems Architecture ISBN Figure 11-2 CPU Management Memory Management.

PC-teknik Repetition enligt önskemål som inkommit via mail. (täcker alltså inte alla moment i kursen)

©annax1 PC-teknik Minnen. 2 MINNEN Segmenterat minne 16 bits segmentregister + 32 bits offset = 64k*4Gbyte = 512Tb obs! Ofta används inte alla 16 bitarna.

Tumregel z10 procent av minnet används 90 procent av tiden.

Programmeringsteknik K och Media

Distribuerade filsystem

Träd och tillämpningar Data Structures & Problem Solving using Java -- Kapitel 19, 12.

Algoritm analys och rekursiva metoder kap 5,7

Växjö 15 april -04Språk & logik: Reguljära uttryck1 DAB760: Språk och logik 15/4: Finita automater och 13-15reguljära uttryck Leif Grönqvist

Silberschatz, Galvin and Gagne ©2009 Operating System Concepts – 8 th Edition, Kapitel 13: I/O-system.

MaB: Andragradsekvationer

Demokrati och hur Sverige styrs

Det svenska kulturarvet: spår 1

Föreläsning 4 Kö Implementerad med array Implementerad med länkad lista Djup kontra bredd Bredden först mha kö.

Figure Types of analog-to-analog modulation

Styrteknik: Programmering med MELSEC IL PLC2A:1

Från idé till projektplan

Frågor om elevinflytande till elever i åk 3 – 9 i grundskolan

Röd zon Grön zon Grön zon Röd zon.

Funktioner, styrstrukturer, manipulering av matriser

1 Föreläsning 3 programmeringsteknik och Matlab 2D1312/ 2D1305 Matlab fortsättning Funkioner, styrstrukturer, manipulering av matriser.

Grundläggande programmering

Problemlösning Veckodagsproblemet Gissa talet Siffersumman.

Diskreta, deterministiska system Projekt 1.2; Vildkatt

Hur man lär sig saker på bästa sätt!

Så tycker småföretagarna om Kassaregisterlagen …eller historien om riktigt kassa register Undersökning FöretagarFörbundets webbpanel oktober 2009.

För utveckling av verksamhet, produkter och livskvalitet. -Algoritmer och Datastrukturer- -Algoritm analys och sökning algoritmer- Kap 5 -Algoritmer och.

En mycket vanlig frågeställning gäller om två storheter har ett samband eller inte, många gånger är det helt klart: y x För en mätserie som denna är det.

Datorsystem 1 & Datorarkitektur 1 – föreläsning 7 onsdag 7 november 2007.

Problemlösningsmetodik

1 386 Från s bits adressbuss –=>4GB minne kan adresseras 32 bits databuss max klockfrekvens: 40MHz Protected mode –virtuellt minne –segmentering.

Pipelining Föreläsning 4. T exe — CPU-exekveringstid I — Antalet exekverade instruktioner CPI — Genomsnittligt antal klockcykler per instruktion T c —

Cacheminnen: skrivning ● Träff ● Skrivbuffert ● Miss.

Minnesarkitektur Problem: Snabbare och snabbare processorer men minnena hänger inte med. Lösning: Minneshierarkier.

Digitalteknik 7.5 hp distans: 4.6 Adderare 4.45 Adderare Addition av två tal innebär att samma förfarande upprepas för varje position i talet. För varje.

Träd -Allmänt om träd -Binärt träd -Filkomprimering med Huffman träd

För utveckling av verksamhet, produkter och livskvalitet. Algoritmer och datastrukturer - En annan sort tänkande, rekursiva metoder -Datastrukturen träd,

ITM1 Kapitel 8 Datastrukturer Grundläggande datavetenskap, 4p Utgående från boken Computer Science av: J. Glenn Brookshear.

Procedurellt potpurri Dagens samtalsämnen –Klipp (Cut) –If-then-else –fail/0 –repeat/0 Att läsa –The Art of Prolog, kapitel 11 –Relevant avsnitt i Learn.

22 April 2015IS1200 Datorteknik, föreläsning 11 IS1200 Datorteknik Föreläsning 1 Introduktion.

6/3/2015© Mats Brorsson1 Hur mycket snabbare blir det med PC133 SDRAM jämfört med PC100 SDRAM?... blir det med en 1,4 GHz Athlon- processor jämfört.

12 June G1518, Föreäsningl 8, vt07 (E/I/CL)1 2G1518 Datorteknik Föreläsning 8 Cache Memory vt 2007 (period 3-4) för E, I och CLMDA.

Formal Languages, Automata and Models of Computation

ON DEMAND Vetenskapligt språk.

You Must Take Marriage Advice to Stop Divorce! Dontgetdivorced.com.

Presentationens avskrift:

Föreläsning 5 måndag 5e november 2007 Datorsystem 1 och Datorarkitektur 1 Föreläsning 5 måndag 5e november 2007 Datorsystem 1 och Datorarkitektur 1

Storleken har betydelse Litet är snabbt Stort är långsamt Vissa saker använder vi ofta Dessa saker vill vi ha nära till hands Samma principer gäller för hur en dator använder sitt minne. Vadå vissa saker? Vadå ofta?

Lista med de senast slagna nummren. Temporal Locality If a data location is referenced then it is very likely to be accessed soon again.

De flesta av oss läser böcker från början till slut, dvs efter sida n läser vi sida n+1 osv. Spatial Locality If a data location is referenced, data locations with nearby addresses are likely to be accessed soon.

Level 0 – register! Minne i flera nivåer (hierarki): snabbt och litet (dyrt) och litet minne nära processorn långsamt och stort (billigt) minne längre bort från processorn.

Cache från franska cacher - "gömma“. A hiding place, esp. of goods, treasure, etc.

Example – Read Data OpAddress Load10110 IndexVTagData 000N 001N 010N 011N 100N 101N 110N10[10110] 111N mod 8 = 110 Y

Example – Read Data OpAddress Load10110 Load11010 IndexVTagData 000N 001N 010N11[11010] 011N 100N 101N 110Y10[10110] 111N mod 8 = 010 Y

Example – Read Data OpAddress Load10110 Load11010 Load10110 IndexVTagData 000N 001N 010Y11[11010] 011N 100N 101N 110Y10[10110] 111N HIT

Example – Read Data OpAddress Load10110 Load11010 Load10110 Load11010 IndexVTagData 000N 001N 010Y11[11010] 011N 100N 101N 110Y10[10110] 111N HIT

Example – Read Data OpAddress Load10110 Load11010 Load10110 Load11010 Load10000 IndexVTagData 000N10[10000] 001N 010Y11[11010] 011N 100N 101N 110Y10[10110] 111N MISS Y

Example – Read Data OpAddress Load10110 Load11010 Load10110 Load11010 Load10000 Load10010 IndexVTagData 000N10[10000] 001N 010Y11[11010] 011N 100N 101N 110Y10[10110] 111N MISS 10[10010]

OK, så långt har vi utnyttjat temporal locality. Vore bra om vi kunde utnyttja även spatial locality…

Cache Size

Example continued... OpAddress Load10110 Load11010 Load10110 Load11010 Load10000 Load10010 Write10010 IndexVTagData 000N10[10000] 001N 010Y10[11010] 011N 100N 101N 110Y10[10110] 111N ??? [10010]

Example continued... OpAddress Load10110 Load11010 Load10110 Load11010 Load10000 Load10010 Write10010 Load11010 IndexVTagData 000N10[10000] 001N 010Y10[10010] 011N 100N 101N 110Y10[10110] 111N MISS [11010]11 Men nu suddade vi ju ut det som den förra operationen skrev…

Direkt-mappad cache Ett block i minnet mappas till exakt ett bestämt block i cache. Fullständigt associativt cache Ett block i minnet kan mappas till vilket block som helst cache. Partiellt associativt cache (set- associative) Ett block i minnet kan mappas till två eller flera block i cache. Enkel hårdvara men data kan tvingas ut ur cachet i onödan… Komplicerad hårdvara för att kolla om data finns i cache eller inte… En kompromiss!

Vilket block skall vi slänga ut ur cachet när ett nytt vill in?

Direkt-mappad cache Ett block i minnet mappas till exakt ett bestämt block i cache. Fullständigt associativt cache Ett block i minnet kan mappas till vilket block som helst cache. Partiellt associativt cache (set- associative) Ett block i minnet kan mappas till två eller flera block i cache. Enkel – vi har inget val! Kan välja vilket som helst… vilket är det bästa valet? Kan endast välja att kasta ut något från det set som blocket tillhör.

LRU (Least Recently Used) Kasta ut det block som förblivit orört under längs tid! Men vilket block skall vi välja ur ett set?