”Digital” IC konstruktion Viktor Öwall

Transistorn: en förstärkare Power Supply Korrekt? gate drain source En transistor kan användas på många olika sätt, t.ex. för att förstärka en elektrisk signal. Energin måste tillföras från t.ex. ett spänningsaggregat. Ground

Transistorn: en förstärkare Power Supply gate drain source En transistor kan användas på många olika sätt, t.ex. för att förstärka en elektrisk signal. Energin måste tillföras från t.ex. ett spänningsaggregat. Ground

Analogt kontra digitalt få komponenter låg effekt ”verkliga” signaler Digitalt Hög precision Komplexare algoritmer Lagringskapacitet CD/DVD, MP3, Digitalkamera, GSM, datorer, etc, etc

CMOS symboler NMOS PMOS drain gate source Vanligast Digitalt Bulken/Substratet förutsätts kopplat till GND/VDD om inget annat anges

Vad är en transistor? drain source gate Halvledarkomponent N-Channel Gate Drain Source n+ Halvledarkomponent 1 2 3 4 5 V DS [V] I D GS d Elektriska förhållanden Digitalt - Switchar drain source gate Småsignalmodell

NMOS som switch vin=“hög” a sluten vin vin=“låg” a öppen V =5V V =4V I GS vin V =4V GS vin=“låg” a öppen I D V =3V GS V DS [V] 1 2 3 4 5

PMOS V [V] -5 -4 -3 -2 -1 DS VDD vin V =-3V GS V =-4V GS V =-5V GS I D

Digitala kretsar CMOS Inverteraren

CMOS Inverteraren med transistorn som switch DD GND

CMOS Inverteraren med transistorn som switch DD “hög” in a NMOS sluten PMOS öppen Ut kopplad till GND a “låg” GND

CMOS Inverteraren med transistorn som switch DD “låg” in a NMOS öppen PMOS sluten Ut kopplad till VDD a “hög” GND

CMOS Inverteraren med transistorn som switch DD I D GND

CMOS Inverteraren med transistorn som switch DD GND

CMOS Inverteraren Ideal ”Verklig”

N-Well N-Channel P-Channel P-Substrate

Logiska grindar, NAND V DD A B GND Sanningstabell A B UT UT 1 1 1 1 1

Logiska grindar Sanningstabell A B 1 1 1 1 1 1 1 A B A B V GND UT UT DD Sanningstabell A B A B UT UT 1 A 1 1 1 1 1 1 B GND

Logiska grindar Sanningstabell A B 1 1 1 1 1 1 1 A B A B V GND UT UT DD Sanningstabell A B A B UT UT 1 A 1 1 1 1 1 1 B GND

Logiska grindar Sanningstabell A B 1 1 1 1 1 1 1 A B A B V GND UT UT DD Sanningstabell A B A B UT UT 1 A 1 1 1 1 1 1 B GND

Logiska grindar Sanningstabell A B 1 1 1 1 1 1 1 A B A B V GND UT UT DD Sanningstabell A B A B UT UT 1 A 1 1 1 1 1 1 B GND

Logiska grindar NAND + Inverter a AND A B 1 1 1 & 1 1 1 1 1 A B A B f DD A B f f AND A NAND B GND NAND + Inverter a AND A B NAND AND Amerikansk 1 1 1 & 1 1 1 1 1 Europeisk

Two Input NAND/ AND 0.8 m CMOS Inverter

Logisk Funktion? Sanningstabell V DD A B UT A 1 1 B 1 1 UT A B GND

Logisk Funktion: NOR Sanningstabell A B 1 1 1 1 1 ≥ 1 A B A B V DD A B UT A 1 1 1 B 1 1 UT A B ≥ 1 GND Amerikansk Europeisk

...och nu en adderare msb = lsb = most signifcant bit least signifcant bit msb a msb b i+1 a i+1 b a b i i cin cin msb i msb cout cout i+1 minnessiffra 1 bit

Heladderare i CMOS, 1 bit A och B: in C: minne in S: summa V DD C o B A S V DD V DD C S o V DD A och B: in C: minne in S: summa Co: minne ut

14 bitars adderare

Integrerade kretsar av olika komplexitet Filter - 10000 Transistorer AND-Gate 6 Transistorer FFT - 1 Million Transistorer

Och sen går vi bara vidare! Intel Pentium 4 (2000) 42 million transistors 0.18mm / 1.5GHz

Moores Lag Antalet transistorer per chip dubbleras var år. (1965) Ändrar 1975 till vartannat år. Gordon Moore En av Intels grundare

Moores lag 2007 >2 milliarder transistor idag

Så vad är problemet? Fysiken Hastigheten Effektförbrukningen Det är L som anger processen, t.ex. 45nm

Hastigheten om Grov approximation idag! Minskad kapacitans ger snabbare krets vilket kommer med ny process. Högre matningsspänning ger snabbare kretsar men transistorerna brinner upp och...

Effektförbrukningen V Charge Discharge DD Charge Discharge Kvadraten gör att vi speciellt vill sänka VDD a långsammare kretsar

Klockning av processorer! Intel Pentium 4 (2000) 42 million transistors 0.18mm / 1.5GHz Hur ser den ut här? Om jag skickar in en klocka här. Kanske så här. Och hur bra funkar datorn då? Ofta mer än 50% av effekten i att ”fixa till” klockan.

CPU power consumption Pentium IV chip area (i 130 nm technology) 1.3 cm2 Detta ger ca. 100 W/cm2 som måste transporteras bort, dvs säga kylning. Jämförelse: Den här ger ca 10 W/cm2. www.xbitlabs.com

Klockfrekvensen ökar inte längre http://www.tomshardware.com/reviews/ http://www.linuxjournal.com/article/9361 Vad gör vi? Vi går till multipla kärnor!

From Intel presentation ISSCC, Feb´09 2008 1985 From: The New Era of Scaling in an SoC World, ISSCC 2009 Mark Bohr, Senior Fellow, Intel, Hillsboro, OR

Några Multi-core processorer IBM/Sony/Toshiba Cell ISSCC 05, 234M trans. Intel KEROM dual core ISSCC 07, 290M trans. Fujitsu FR-V, 2005, 83M trans. Multi-core processorer där vi ökar beräkningskapaciteten utan att öka klockfrekvensen.

Ett annat problem: Hur avstängd är transistorn? GS V =4V GS vin=“låg” a öppen I D V =3V GS V DS [V] 1 2 3 4 5 Dvs, hur stor är ID här?

Från Nolle-föreläsningen Gate Source Drain Gate-oxid (isolerande) n + n + p - substrat N-kanal bildas när en positiv gate-source spänning, VGS, större än tröskelspänningen, VT, appliceras.

Hur stor är ID vid avstängd? ln( IDS) Under tröskelspänningen IOFF VG VT Länge ignorerade man Ioff för de flesta tillämpningar.

Om vi sänker VDD måste vi sänka VT för att få hastighet. ln( IDS) Under tröskelspänningen IOFF VG VT …och då ökar Ioff!

VT skalning: VT/IOFF Trade-off Low VT VTL IOFFL Prestanda mot Läckströmmar: VT  a IOFF  ln( IDS) High VT IOFFH VTH VG När VT minskar ökar hastigheten men läckströmmarna ökar!

? Och så lite om minnen. SSD - Solid State Drives drive/disc/disk Oerhört viktig del i de flesta applikationer! Stora minne blir långsamma a I “datorer” har vi ofta en minneshirarki som möjliggör både Stor lagringsvolymm och Snabb access SSD - Solid State Drives Snabbare Större ? CPU Registers + Cache L1 Main memory RAM Cache L2 Hard drive/disc/disk Vanligtvis flera nivåer cache Transistor minnen 2006-11-16 ETI 125 - Föreläsning 11

Utvecklingen av massminnen 2006-11-16 ETI 125 - Föreläsning 11

Utvecklingen av massminnen 5GB-1997 Siffror från 2006 4GB US$199 120 GB US$179 170MB-1990 2006-11-16 ETI 125 - Föreläsning 11

Vad är ett Flashminne? Halvledarminnen: ROM – Read Only Memory RAM – Random Access Memory FLASH

Vad är ett Flashminne? Halvledarminnen: ROM – Read Only Memory data är statisk finns kvar när strömmen slås ifrån RAM – Random Access Memory data kan både läsas och skrivas försvinner när strömmen slås ifrån FLASH

Placeringen av transistorer bestämmer minnesinnehållet! ROM V DD Pull Up word0 GND word1 word2 word3 bit0 bit1 bit2 bit3 Placeringen av transistorer bestämmer minnesinnehållet!

ESS010 - Konsumentelektronik: Överblick MOS transistorn Gate Source Drain Gate-oxid (isolerande) n + n + p - substrat WAFER 2007-09-03 ESS010 - Konsumentelektronik: Överblick

Flash minnen– floating gate transistors WL BL Control gate Floating gate n + n + I ett Flash-minne har vi en speciell transistor. Alla platser i minnet har en transistor men vi kan elektriskt kontrollera funktionaliteten av minnescellen. EPROM, EEPROM och Flash har olika sätt att styra transistorn. 2007-09-03 ESS010 - Konsumentelektronik: Överblick

ROM V 2N words Pull Up Address- avkodning word0 word1 word2 word3 GND word1 word2 word3 addr0 addr1 bit0 bit1 bit2 bit3 N address bits

ROM V DD Pull Up Address- avkodning GND 1 1 ? ? ? ?

ROM V DD Pull Up “1” “1” “1” “1” Address- avkodning GND 1 1 ? ? ? ?

ROM V DD Pull Up “1” “1” “1” “1” Address- avkodning GND 1 1 1 1

Flash minnen – Floating gate transistors WL BL Control gate Floating gate n + n + Floating gate är inte kontakterda Om vi laddar floating gate mycket negativt a Ingen kanal a Ingen transistor Om ingen laddning a Kanal a Transistor

Floating gate transistors everywhere! FLASH stucture V DD Pull Up word0 GND word1 word2 GND word3 Floating gate transistors everywhere!

FLASH write, e.g. trap charge V DD Pull Up word0 GND word1 word2 GND word3 = trapped charge. Transitor is always off a Same content as ROM.

Så vart är vi på väg?

Wrap-Gate FETs Drain Wrap-gate Source Wrap-gates Device layout Nanowire Transistor 1 μm Drain Source Wrap-gate

Mer om allt detta i ETI130 Digital IC konstruktion