Ladda ner presentationen
Presentation laddar. Vänta.
Publicerades avGeorg Hellström
1
1 386 Från s. 89
2
2 386 32 bits adressbuss –=>4GB minne kan adresseras 32 bits databuss max klockfrekvens: 40MHz Protected mode –virtuellt minne –segmentering –privilege level
3
3 386 Generella register 6 segmentregister (varav 3 extra) Memory Management registers –segment descriptor table –interrupt description table 4 kontrollregister (ett oanvänt) –används för sidväxling 8 debugregister (2 oanvända) 2 testregister- används för att kolla sidväxlingen
4
4 486 Från s. 101
5
5 486 Five Stage Instruction Pipeline –prefetch, decode 1 (avkodar instruktionen), decode2 (hämtar adressen där data finns), execute, write back 8k cache - 4*2k - write through
6
6 Cache-minne Cache hit - Cache miss Cache line fill Burst mode
7
7 Cache-minne Write-through Write-back Write-allocate Cache Invalidation Cache flush
8
8 Pentium Från www.pctechguide.com/02procs.htm
9
9 Pentium Från s. 110
10
10 CISC - RISC CISC - complex instruction set computer RISC - reduced instruction set computer
11
11 RISC Five - stage pipeline –Instruction Fetch –Decode –Operand Fetch –Execution –Write-Back Superscalar –Many pipelines operating in parallell
12
12 Pentium Two integer pipelines and a floating-point pipeline - Superscalar Architecture Separate code and data cache External 64 bit data bus –burst mode for cache line fills 528 MB/s Execution tracing for external monitoring of internal command execution
13
13 Pentium System management mode - power saving Performance monitoring - optimizing code sequences Build-in dual processing capability –APIC - Advanced Programmable Interrupt Controller
14
14 Pentium v-pipe and u-pipe –paired instructions Dynamic branch prediction
15
15 Snabbare processorer ? Fler transistorer Öka klockhastigheten Öka antalet exekverade instruktioner/cykel Genration 6 - arbetsnamnet P6 => Pentium Pro
16
16 Pentium Pro Från s. 118
17
17 Pentium Pro
18
18 Pentium Pro
19
19 Pentium Pro Dynamic Program Excecution Three 12-staged Pipelines On-chip FPU Separate L1-code and data Cache Out-of-order completion of Instructions Register renaming (40 regs) Data forwarding
20
20 Pentium Pro - forts. Dynamic Branch Prediction Speculative Program Excecution Multiprocessing with up to 4 Pentium Pro Address Bus with 36 bits for 64GB memory Integrated L2-cache (256k) in the same package with a dedicated bus
21
21 Pentium II Klockfrekvens 233-450MHz –Ledningsbredder på 0,25µm=>hastigheter över 300MHz (0,35 µmgav max 250MHz) Minnesbussfrekvens 66MHz (100MHz) Slot one - i stället för socket - bättre kylning www.pctechguide.com/02procs.htm
22
22 Pentium III Klockfrekvens 450-600MHz Minnesbussfrekvens 100 MHz Nya 3D-funktioner Blev den snabbare??
23
23 Jämförelse mellan processorer ”Benchmarking” Integer test Från cpusite.examedia.nl/docs/p500-4.htm
24
24 Jämförelse mellan processorer ”Benchmarking” Floating point test
25
25 Jämförelse mellan processorer ”Benchmarking” 3D- test
26
26 Jämförelse mellan processorer ”Benchmarking” 3D- test utan 3DNow och SSE
27
27
Liknande presentationer
© 2024 SlidePlayer.se Inc.
All rights reserved.