23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)1 IS1200 Datorteknik Föreläsning Processorkonstruktion 2. DMA, Direct Memory Access 3. Byte-code i JAVA vt 2009 (period 3-4) för E och I m.fl.

23 August 2014 IS1200 Datorteknik vt2009 föreläsning 6, (E och I m.fl.)2 F1F2F3F5F7F8F9F10Ö2Ö1Ö3LAB-1Hemlab-1Ö4Ö7LAB-3Hemlab-2Ö8Hemlab-3Ö9TentamenÖ10 Assemblerkod 4 stegs pipeline Nios2time C-kod Nios2io Nios2int Cache-minnen CPU-scheduling IS1200 Datorteknik Våren 2009 Period 3 F6Ö5Ö6LAB-2 Våren 2009 Period 4 F4

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)3 Viktiga delar i en dator CPU MEM BUS I/O program data

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)4 Programexekvering FETCH (update PC) (decode) EXECUTE

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)5 1. Processorkonstruktion Kursboken kap 7,  Jämför innehåll i föreläsningar och kursboken  4 stegs PIPE-LINE  5 stegs PIPE-LINE  Fenomen vid konstruktion med PIPE-LINE  Avsnitt 9.3, sid

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)6 CPU med 4 steg Execute Fetch Operand Write Back Fetch Instruction Register File 32 x 32 Program Memory n x 16 ALU Register File 32 x 32 PC

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)7 Pipeline med register och kombinatorik ALU PC ADD IR0 IR1 IR2 +2 REGISTER KOMBINATORIK REGISTER KOMBINATORIK REGISTER

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)8 4 stegs CPU Konsekvent synkronism Förbered skrivning till Register File FIFOEXEWB ALU arbetar / D-Cache arbetar Avkoda samt Leta fram operander Leta fram instruktion ur I-cache Skriv resultat till Register File Skrivning till tmp-reg Skriv oprander till ALU-register Skrivning till Instruction Register Skrivning till Program Counter clock

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)9 Execute Fetch Operand Write Back Fetch Instruction Register File 32 x 32 Program Memory n x 16 ALU Register File 32 x 32 PC NYTT IR0 IR1 IR2 PIPE - LINE införs ! 2 nya (del-) register IR

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)10 4 stegs CPU utan och med PIPE-LINE FIFOEXEWBFIFOEXEWBFIFOEXEWBFIFOEXEWBFIFOEXEWBFIFOEXEWB Utan PIPE-LINE Med PIPE-LINE

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)11 Processor med 4 stegs PIPE-LINE Hur lång tid tar varje instruktion, 4 cykler Antal Cykles Per Instruction, CPI, 1 cykel Antal instruktioner per cykel, 1 instruktion FIFOEXEWBFIFOEXEWBFIFOEXEWB

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)12 Fenomen pga PIPE-LINE 1. Branch Delay 2. Data Dependency 3. Load Delay

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)13 Fenomen pga PIPE-LINE 1.Branch Delay (slot) Instruktionen i minnespositionen närmast efter en hoppinstruktion hämtas och utföras innan hoppet verkställs Programexempel 16: BEQ R1, R2, 64# offset lagras i binärkod 20: ADD …# hämtas och utförs 24: … … 84: SUB...

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)14 Efter FI av 16: BEQ 64 Execute Fetch Operand Write Back Fetch Instruction 16: BEQ 64 20: ADD... ALU ADD IR0 IR1 IR2 20 BEQ : BEQ R1, R2, 64 20: ADD … 24: … … 84: SUB … 88:... Register File 32 x 32 Register File 32 x 32 PC PC+4 PC+Imm 20

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)15 Hur undviks Branch Delay Slot Hur utnyttjas Branch Delay Slot Olika metoder: zFyll ut med 1 NOP (onyttig) zSkriv en (nyttig) instruktion i hoppluckan zKompilator/Programmerare väljer zLåt hårdvaran specialbehandla hopp (hoppgissning / invalidate /...)

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)16 Fenomen pga PIPE-LINE 2. Data Dependency RAW - Read After Write Instruktioner som läser från ett register strax efter en instruktion som skriver till samma register kan få fel värde Programexempel 44:ADD R1 <- R2 + R3 48:ADD R4 <- R5 + R6 52:ADD R7 <- R1 + R4

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)17 Data Dependencies med 4 stegs PIPE-LINE 44: ADD... 48: ADD... FIFOEXEWBFIFOEXEWBFIFOEXEWB 44:ADD R1 <- R2 + R3 48:ADD R4 <- R5 + R6 52:ADD R7 <- R1 + R4 52: ADD... R4 skrivs till RegFile Gamla värden R1 och R4 läses från RegFile R1 skrivs till RegFile

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)18 RAW Dependency med 4 stegs PIPE-LINE  Skrivning till register sker i WB-steget  Läsning från register sker i FO-steget  Skrivning måste ske innan läsning  WB-steg måste ligga före FO-steg  Genom att placera 2 NOP:ar eller 2 ”oberoende” instruktioner mellan WB och FO kan man lösa RAW-konflikten

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)19 44: ADD... 48: ADD... FIFOEXEWBFIFOEXEWBFIFOEXEWB 44:ADD R1 <- R2 + R3 48:ADD R4 <- R5 + R6 NOP NOP 60:ADD R7 <- R1 + R4 60: ADD... R4 skrivs till RegFile Nya värden i R1 och R4 läses från RegFile R1 skrivs till RegFile FIFOEXEWBFIFOEXEWB NOP

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)20 Data Dependencies Execute Fetch Operand Write Back Fetch Instruction Register File 32 x 32 Program Memory n x 16 ALU Register File 32 x 32 IR0 IR1 IR2 44: R1 <- R2+R3 46: R4 <- R5+R6 48: R7 <- R1+R4 ADD PC+n PC+Imm

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)21 Data Dependencies inför nya data-vägar Execute Fetch Operand Write Back Fetch Instruction Register File 32 x 32 Program Memory n x 16 ALU Register File 32 x 32 IR0 IR1 IR2 44: R1 <- R2+R3 46: R4 <- R5+R6 48: R7 <- R1+R4 ADD PC+n PC+Imm NYTT

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)22 Data Dependencies med 4 stegs PIPE-LINE 44: ADD... 48: ADD... FIFOEXEWBFIFOEXEWBFIFOEXEWB 52: ADD... R4 skrivs till RegFile Ny värden R1 och R4 läses via nya datavägar R1 skrivs till RegFile 44:ADD R1 <- R2 + R3 48:ADD R4 <- R5 + R6 52:ADD R7 <- R1 + R4

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)23 LOAD och STORE  Vi vill kunna utföra instruktionerna LOADR dst, [ R addr ] STORE [ R addr ], R src  Indirekt adressering via register

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)24 ALU/EXEWB Register File 32 x 32 Program Memory n x 16 ALU Register File 32 x 32 ADD IR0 IR1 IR2 RWM 4 stegs PIPE-LINE dataminne (data cache) Instruction Decode Fetch Operand Instruction Fetch PC+n PC+Imm

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)25 LOAD och STORE med 4 stegs PIPE-LINE LOAD to Rd USE Rd FIFO MEM WBFIFOEXEWB Data från MEM finns tillgängligt Data från MEM finns ej tillgängligt för FO

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)26 Data Dependencies: rita in data forwarding igen Register File 32 x 32 Program Memory n x 16 ALU Register File 32 x 32 PC IR0 IR1 IR2 44: R1 <- R2+R3 46: R4 <- R5+R6 48: R7 <- R1+R RWM ALU/EXEWBInstruction Decode Fetch Operand Instruction Fetch Rätta till NYTT

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)27 LOAD och STORE med 4 stegs PIPE-LINE LOAD to Rd USE Rd FIFO MEM WBFIFOEXEWB Data från MEM finns tillgängligt Data från MEM finns tillgängligt för FO tack vare Data Forward

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)28 LOAD och STORE  Vi vill kunna utföra instruktionerna LOADR dst, Offset[ R addr ] STOREOffset[ R addr ], R src  Indexerad adressering

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)29 ALU/EXE/MEMWB Register File 32 x 32 Program Memory n x 16 ALU Register File 32 x 32 ADD IR0 IR1 IR2 RWM 4 stegs PIPE-LINE dataminne (data cache) Instruction Decode Fetch Operand Instruction Fetch PC+n PC+Imm

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)30 CPU med 5 stegs PIPE-LINE ALU/EXEInstruction Decode Fetch Operand MEMInstruction Fetch Register File 32 x 32 Program Memory n x 16 ALU PC ADD IR0 IR1 IR2 RWM IR3 Write Back Register File 32 x 32 PC+n PC+Imm NYTT

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)31 Processor med 5 stegs PIPE-LINE LOAD FIFOALUWB MEM FIFOALUWB MEM ADD Hur lång tid tar varje instruktion, 5 cycles Cykles Per Instruction, CPI, 1 cycle Antal instruktioner per cykel, 1 instruktion FIIDEXEWB MEM Jämför med Figur 7.12 i kursboken, sid 255

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)32 LOAD och STORE med 5 stegs PIPE-LINE LOAD to Rd FIFOALUWB MEM FIFOALUWB MEM USE Rd Data från MEM finns tillgängligt Data från MEM finns ej tillgängligt för FO

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)33 Fenomen pga PIPE-LINE 2. Data Dependency Instruktioner som läser från ett register strax efter en instruktion som skriver till samma register kan få fel värde Programexempel 44:ADD R1  R2 + R3 48:ADD R9  R5 + R6 52:ADD R7  R0 + R4 56:ADD R8  R1 + R7

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)34 med 5 stegs PIPE-LINE 44: ADD... 48: ADD... 44:ADD R1  R2 + R3 48:ADD R9  R5 + R6 52:ADD R7  R0 + R4 56:ADD R8  R1 + R7 52: ADD... R9 skrivs till RegFile R1 och R7 läses från RegFile R1 skrivs till RegFile FIFOEXEWB MEM FIFOEXEWB MEM FIFOEXEWB MEM FIFOEXEWB MEM R7 skrivs till RegFile 56: ADD...

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)35 Data Dependencies med 5 stegs PIPE-LINE  Skrivning till register sker i WB-steget  Läsning från register sker i FO-steget  Skrivning måste ske innan läsning  WB-steg måste ligga före FO-steg  Genom att placera 3 NOP:ar eller 3 ”oberoende” instruktioner mellan WB och FO kan man lösa RAW-konflikten

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)36 44: 48: 44:ADD R1  R2 + R3 48:ADD R9  R5 + R6 52:ADD R7  R0 + R4 NOP ADD R8  R1 + R7 52: R4 skrivs till RegFile R1 och R7 läses från RegFile R1 skrivs till RegFile FIFOEXEWB MEM FIFOEXEWB MEM FIFOEXEWB MEM FIFOEXEWB MEM R7 skrivs till RegFile 68: ADD... FIFOEXEWB MEM FIFOEXEWB MEM FIFOEXEWB MEM NOP

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)37 inför nya data-vägar Register File 32 x 32 Program Memory n x 16 ALU PC ADD IR0 IR1 IR2 IR3 +2 Register File 32 x 32 RWM NYTT

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)38 Fenomen pga PIPE-LINE 3. Load Delay LOAD reg FIFOALUWB MEM USE reg Tillgängligt från minne FIFOALUWB MEM Skriv till ALU-reg (Gammalt registervärde)

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)39 Load Delay i 5-stegs pipe även vid Data Forward LOAD reg FIFOALUWB MEM ADD reg FIFOALUWB MEM Skriv till ALU-reg Data Forward fungerar FIFOALUWB MEM Oberoende instr. Tillgängligt från minne

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)40 2. Block Data Transfer - BDT  Kopiera ett antal ord, ett Block (t.ex. 1024x8)  från minne till minne [memcpy(dst,src,num)]  från I/O till minne  från minne till I/O  från I/O till I/O Typexempel mellan MM och SS dvs Main Memory och Secondary Storage dvs mellan ”hårddisk och RAM-minne”

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)41 BDT: minne till minne MEM SrcAddr NrOfTransfers DstAddr Det behövs 2 adresspekare Käll-adress och Destinations-adress Det behövs en räknare, antal kopieringar Var lagras pekare och räknare ? I register eller i minne! beroende på metod!

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)42 BDT: minne till minne CPU MEM BUS I/O

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)43 memcpy i C-kod (~ Bilting sid 250) void* memcpy (void* dst, const void* src, size_t nr) { char * dp = (char*) dst; /* type cast from void */ char * sp = (char*) src; /* type cast from void */ register int i; for (i=0; i<nr, i=i+1) { *dp = *sp; /* copy */ dp=dp+1; sp += 1; /* update pointers */ } }

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)44 BDT: minne till I/O BDT: I/O till minne CPU MEM BUS I/O

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)45 BDT: I/O till I/O CPU BUS I/O

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)46 BDT - Block Data Transfers Block Data Transfer utförs i tre olika del-moment  Initiera: pekare och räknare, mm  Kopiera: en enhet i taget (byte/word)  Avsluta: bokföring (i OS) att block är kopierat (OS = Operativ Systemet)

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)47 BDT - Block Data Transfers Block Data Transfer kan utföras med tre olika metoder 1. Program-styrd Block Data Transfer 2. Avbrotts-styrd Block Data Transfer 3. DMA-styrd Block Data Transfer (DMA - Direct Memory Access)

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)48 1. Program-styrd BDT source to destination  Programstruktur initiera pekare och räknare loop:kopiera en enhet (byte/word) br loop om ej klart avsluta

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)49 1. Programstyrd BDT source to destination # Initiera inför programmerad BDT # pekare och räknare i ”vanliga” CPU-register moviar8, SrcAddr moviar9, DstAddr moviar10, NrOfTransfers

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)50 1. Program-styrd BDT Memory to Memory # Kopiera i programslinga.equwordsize, 4 bler10, r0, out# ”empty” loop:ldwr11, 0(r8)# läs data stwr11, 0(r9)# skriv data addir8, r8, wordsize# öka läsadress addir9, r9, wordsize# öka skrivadress subir10, r10, 1# minska räknare bgtr10, r0, loop# hoppa om ej klart out:bravsluta# hopp till OS

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)51 1. Program-styrd BDT I/O to Memory Antag att I/O-porten är en ”vanlig” inport med en signal av typen IBF - Input Buffer Full IBF ettställs varje gång det finns nya data att läsa från inporten

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)52 IN-port RD IN-PORT IBFWRIN-DATA RD IBF Adress Data Control CPU-BUSS IN 0 IN n DnDn D0D0 IN 1 D1D1 Q Q’ set clear IBF WR RD vippa grindar &&&......

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)53 BDT: I/O till minne CPU MEM I/O SrcAddr DstAddr NrOfTransfers

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)54 Block Data Transfer I/O to Memory # Kopiera i programslinga (nästan likadan).equwordsize, 4 loop:callgetdata# blocking on IBF stwr2, 0(r9)# skriv data #addir8, r8, wordsize# öka ej läsadress addir9, r9, wordsize# öka skrivadress subir10, r10, 1# minska räknare bgtr10, r0, loop# hoppa om ej klart bravsluta# hopp till OS

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)55 1. Program-styrd BDT Memory to I/O Antag att I/O-porten är en ”vanlig” utport med en signal av typen OBE - Output Buffer Empty OBE ettställs varje gång det går att skriva till utporten

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)56 Block Data Transfer Memory to I/O # Kopiera i programslinga (nästan likadan).equwordsize, 4 loop:ldwr4, 0(r8)# läs data callputdata# blocking on OBE addir8, r8, wordsize# öka läsadress #addir9, r9, wordsize# öka ej skrivadress subir10, r10, 1# minska räknare bgtr10, r0, loop# hoppa om ej klart bravsluta# hopp till OS

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)57 Block Data Transfer I/O to I/O # Kopiera i programslinga (nästan likadan).equwordsize, 4 loop:callgetdata# blocking on IBF movr4, r2# flytta parameter callputdata# blocking on OBE # addir8, r8, wordsize# öka ej läsadress #addir9,r9, wordsize# öka ej skrivadress subir10, r10, 1# minska räknare bgtr10, r0, loop# hoppa om ej klart bravsluta# hopp till OS

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)58 2. Avbrotts-styrd BDT I/O to Memory Typ-exempel: Kopiera från hårddisk till ram-minne Antag att hårddisken levererar data via en ”vanlig” inport med en signal IBF IBF ettställs varje gång det finns nya data IBF genererar avbrottsbegäran, IRQ

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)59 2. Avbrotts-styrd Block Data Transfer source to destination # Initiera inför avbrotts-styrd BDT # pekare och räknare kan inte lagras i ”vanliga” CPU-register utan måste lagras i minnet. moviar8, SrcAddr# måste ändras moviar9, DstAddr# måste ändras moviar10, NrOfTransfers# måste ändras

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)60 BDT: I/O till minne med avbrott (IBF ger IRQ) CPU MEM I/O SrcAddr DstAddr NrOfTransfers IBF=IRQ

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)61 2. Avbrotts-styrd BDT I/O to Memory Initiera inför avbrotts-styrd BDT # storei Addr <- Imm är ett macro som skriver värdet Imm till minnet på adress Addr  storeiSrcAddrPoint <- SrcAddrValue  storeiDstAddrPoint <- DstAddrValue  storeiNrOfTransf <- NrOfTransfValue Det behövs alltså 3 reserverade platser i minnet Det går ej att använda register !? (varför?)

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)62 2. Avbrotts-styrd BDT I/O to Memory zProgramstruktur initiera: programsnutt i OS kopiera: Exceptionhandler, inth, anropas vid avbrott dvs då IBF = 1 inth:kopiera en enhet# se nästa sida subi ea, ea, 4 eret# retur från int avsluta:brOS-avsluta# hopp till OS

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)63 2. Avbrotts-styrd BDT I/O to Memory #kopiera en enhet# se denna sida inth: loadiar8, SrcAddrPoint# hämta läsadress loadia r9, DstAddrPoint# hämta skrivadress ldwr11, 0(r8)# läs data från INPORT stwr11, 0(r9)# skriv data till minne loadiar10, NrOfTranf# hämta räknare subir10, r10, 1# uppdatera räknare beqr10, r0, avsluta# hopp till OS # forts.

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)64 2. Avbrotts-styrd BDT I/O to Memory  Avbrottsrutin forts. #addir8, r8, wordsize# öka läsadress, nej ! addir9, r9, wordsize# öka skrivadress, ja ! # storiar8, SrcAddrPoint# skriv EJ tillbak läsadress storiar9, DstAddrPoint# skriv tillbaks skrivadress storiar10, NrOfTrans# skriv tillbaks räknare subi ea, ea, 4 eret# from interrupt

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)65 2. BDT: I/O till minne med avbrott (IBF ger IRQ) CPU MEM I/O SrcAddr DstAddr NrOfTransfers IBF=IRQ

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)66 3. BDT: I/O till minne med DMA (IBF ger DMARQ) CPU MEM DMA Bus Arbiter BR BG MEM I/O SrcAddr DstAddr NrOfTransfers DMARQ

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)67 Bus Arbiter krävs Bus Request / Bus Grant CPU MEM BUS I/O DMA Bus Arbiter BR BG

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)68 Bus-ledningar Om det finns fler än en Master krävs Bus Arbiter (bus-fördelare)  Signal (er) av typ Bus Request  Signal (er) av typ Bus Grant

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)69 DMA - Direct Memory Address  DMARQ - DMA ReQuest (ny signal)  Source Address Register  Destination Address Register  Byte/Word Count Register  Control Register  Block Size: Byte Count or End Of Block

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)70 3. BDT: I/O till minne med DMA (IBF ger DMARQ) CPU MEM DMA Bus Arbiter BR BG MEM I/O SrcAddr DstAddr NrOfTransfers DMARQ

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)71 3. DMA-styrd BDT I/O to Memory zProgramstruktur initiera... DMA:kopiera en enhet avsluta: Meddela att det är klart ? Hur? Vart?

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)72 Block Data Transfer I/O to Memory # Initiera inför DMA-styrd BDT # DmaSrc, -Dst, -Nr och -Ctl är memory-mapped register i DMA storeiDmaSrc, SrcAddrVal storeiDmaDst, DstAddrVal storeiDmaNr, NrOfTransfers storeiDmaCtl, DirandSize

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)73 DMA - Direct Memory Address Operativsystemets åtgärder för att genomföra BDT med DMA Initiera: register i DMA och starta DMA Kopiera: sköts av DMA ”i bakgrunden” med ”cycle stealing på bussen” Avsluta: Avbrott från DMA leder till br avsluta# hopp till OS Bokför att BDT är fullföljd, ”stäng DMA”

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)74 BDT - Block Data Transfers Block Data Transfer kan utföras med tre olika metoder 1. Program-styrd Block Data Transfer upptar 100% av CPU-tid (sämst metod) 2. Avbrotts-styrd Block Data Transfer upptar < 100% av CPU-tid (bättre) 3. DMA-styrd Block Data Transfer upptar << 100% av CPU-tid (bäst)

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)75 1. BDT: I/O till minne med program (pollning av IBF) CPU MEM DMA Bus Arbiter BR BG MEM I/O SrcAddr DstAddr NrOfTransfers

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)76 2. BDT: I/O till minne med avbrott (IBF ger IRQ) CPU MEM DMA Bus Arbiter BR BG MEM I/O SrcAddr DstAddr NrOfTransfers IRQ

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)77 3. BDT: I/O till minne med DMA (IBF ger DMARQ) CPU MEM DMA Bus Arbiter BR BG MEM I/O SrcAddr DstAddr NrOfTransfers DMARQ

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)78 IS1200 Datorteknik allmän kurs Föreläsning 10 byte-code i JAVA metoden ”tick”

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)79 Något om Java  Editering av textfil, fil.java  Kompilering till Byte-code, fil.class  Interpretering av Byte-code med  JVM - Java Virtual Machine

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)80 Programutveckling Assembler-kod Ass-program Text-fil Object-modul ”Text-fil” Ass-program Text-fil Object-modul ”Text-fil” Ladd-modul ”Text-fil” Ass-program Text-fil Object-modul ”Text-fil” Ass-program Text-fil Object-modul ”Text-fil”

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)81 Assemblering; översätter Nios-kod till Assembler-kod Nios-program Text-fil Ladd-modul assemblering / översättning och länkning fil.asm, kan redigeras med en editor fil.objdump kan ej redigeras med en editor kan laddas ner till datorn minne

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)82 Programexekvering Nios-kod (Intel, …) FETCH (update PC) (decode) EXECUTE Hårdvara

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)83 C++ program Text-fil Ass-program Text-fil Object-modul ”Text-fil” C-program Text-fil Ass-program Text-fil Object-modul ”Text-fil” Ladd-modul ”Text-fil” Ass-program Text-fil Object-modul ”Text-fil” Pascal-program Text-fil Ass-program Text-fil Object-modul ”Text-fil” BLANDAD KOD

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)84 Ass-program Text-fil Object-modul ”Text-fil” C-program Text-fil Ass-program Text-fil Object-modul ”Text-fil” Ladd-modul ”Text-fil” Ass-program Text-fil Object-modul ”Text-fil” Ass-program Text-fil Object-modul ”Text-fil” BLANDAD KOD JAVA-program Text-fil C++ program Text-fil

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)85 Alt1: Kompilering; översätter java-kod till Assembler-kod java-program Text-fil Nios-code kompilering / översättning fil.java, kan redigeras med en editor fil.objdump, kan ej redigeras med en editor kan laddas ner till datorns minne

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)86 Alt2: Kompilering; översätter java-kod till byte-kod java-program Text-fil Byte-code kompilering / översättning fil.java, kan redigeras med en editor fil.class, kan ej redigeras med en editor kan laddas ner till datorn minne

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)87 Programexekvering byte-kod (Intel, …) FETCH (update PC) (decode) EXECUTE Mjukvara JVM - Java Virtual Machine

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)88 Java Virtual Machine interpreterar byte-code do { fetch an opcode; if (operands) fetch operands; execute the action for the opcode } while (there is more to do);

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)89 Fetch - Decode - Execute ADD ?LD ?AND ?BR ? Exec ADD Exec LD Exec AND Exec BR JA NEJ... ILLEGAL JA Fetch Update PC

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)90 Kompilering; översätter java-kod till objekt-modul Interpretering Plattforms-oberoende Byte-code flyttbar JVM Java Virtual Machine Plattforms-beroende

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)91 Interpretering  Fetch och Execute görs med programvara  Java har översatts till Byte-Code  Byte-Code är en ”följd av instruktioner”  Varje processor (Nios, MIPS, x86) har en egen JVM (som exekveras i maskinkod)  JVM kan skrivas i C (eller pascal eller java) och kompileras/assembleras till Nios/MIPS

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)92 Programexempel, ass-code C-koden zC = A + B ; översätts till hex-code (”nios-assembler”) zLOADR1 <-- A zLOADR2 <-- B zADDR3 <-- R1 + R2 zSTOREC <-- R3

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)93 Programexempel, byte-code Java-koden zC = A + B ; översätts till byte-code (”java-assembler”) zPUSHA;kopiera från minne till stack zPUSHB;kopiera från minne till stack zADD;”operera på stacken” zPOPC;kopiera från stack till minne

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)94 Operera på stack Addition av heltal ADDera de två översta int på stacken zPOP till ALU-A zPOP till ALU-B zaddera från ALU-A och ALU-B till tmp-reg zPUSH från tmp-reg

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)95 Java-program steg vid program-arbete  Skriv källkod i JAVA, plattforms-oberoende och flyttbart  kompilera till byte-code, plattforms- oberoende och flyttbart  Interpretera byte-code med JVM  JVM = Java Virtual Machine, plattforms-beroende

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)96 funktionen tick i java-kod (obs parameter ej pekare utan värde) Class Tick { public int tick (int time) {time = time + 1; if ((time & 0x000F) == 0x000A) time = time - 0x000A + 0x0010; if ((time & 0x00F0) == 0x0060) time = time - 0x x0100; if ((time & 0x0F00) == 0x0A00) time = time - 0x0A00 + 0x1000; if ((time & 0xF000) == 0x6000) time = 0x0000; return time; } }

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)97 funktionen tick i byte-kod ;Här kommer den metod som kan anropas utifrån. ;vid anrop finns in-parameter i indexerat fält av local variables och med index 1 Method int tick(int) ;time = time + 1; 00x15iload_1;push int from 1(ireg) - time 10x04iconst_1;push #1 20x60iadd;int add: pop-pop-add-push 30x3cistore_1;pop to 1(ireg) - time forts.

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)98 funktionen tick i byte-kod forts.;if ((time & 0x000F) == 0x000A) time = time - 0x000A + 0x0010; 4iload_1;push int from 1(ireg) 5bipush 15;push #15 (2-byte-instr) 7iand;int and: pop pop and push 8bipush 10;push #10 10if_cmpne 21;conditional branch 13iload_1;push int from 1(ireg) 14bipush 10;push #10 16isub;int sub: pop pop sub push 17bipush 16;push #16 19iadd;int add: pop pop add push 20istore_1;pop int to 1(reg) 21...

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)99 funktionen tick i byte-kod forts.;if ((time & 0x000F) == 0x000A) time = time - 0x000A + 0x0010; 40x15iload_1;push int from 1(ireg) 50x10bipush 15;push #15 (2-byte-instr) 60x0f;value 15=0x0f 70x7eiand;int and: pop pop and push 80x10bipush 10;push #10 90x0a;value 10=0x0a 100xa0if_cmpne 21;conditional branch 110xkl;10 + 0xklmn = 21 maybe 120xmn;address other byte ??? 130x15iload_1;push int from 1(ireg) 140x10bipush 10;push #10 160x64isub;int sub: pop pop sub push 170x10bipush 16;push #16 180x10;value 16=0x10 190x60iadd;int add: pop pop add push 200x3cistore_1;pop int to 1(reg)

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)100 funktionen tick i byte-kod forts.;if ((time & 0xF000) == 0x6000) time = 0x0000; 61iload_1;push int from 1(ireg) 62ldc #2 ;(2-byte-instr) 64iand;int and: pop pop and push 65sipush 24576;push #24576 (3-byte-instr) 68if_cmpne 73;conditional branch 71iconst_1;push #1 72istore_1;pop int to 1(reg) 73iload_1;returparameter till stack 74ireturn;retur med int på stack

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)101 Mer om java JVM och byte-code

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)102 IS1200 Datorteknik allmän kurs Föreläsning 10 Repetition Sammanfattning Lite till

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)103 2G1518 Dator- teknik ak IS1200 Datorteknik Digitala kretsar Data- logi 2G1510 Dator- teknik fk 2G1511 Dator- arkitektur 2G1316 Datorkomm. och datornät 2G1520 Operativ- system 2G1533 Compilers... 2G1915 Concurrent Programming 2B1446 Embedded Systems 2B1463 Embedded Software 2B1448 System-on-Chip Architectures

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)104 Hur datorer fungerar Detta har ni lärt er !  Kopplingen mellan  Program i C-kod (pascal, java, …)  Program i Assembler (Nios, MIPS, …)  Maskinkod (binärkod, hexkod)  Exekvering av program i binärkod - i CPU med PIPE-LINE  CPU byggs av logiska kretsar och minnen

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)105 Hur datorer fungerar Dessutom har ni lärt er !  Cache-minne orsak till införsel funktion, parametrar prestandavinster med cache  Fördelning av processortid görs av OS  Samverkan mellan processer synkronisering, ömsesidig uteslutning

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)106 Hur datorer fungerar slutligen har ni lärt er ! För Block Data Transfer, BDT gäller att zDMA - Direct Memory Access är bättre än zAvbrottstyrd BDT som är bättre än zProgramstyrd BDT

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)107 Tentamen innehåller  Maskinaritmetik med mera  Assemblerprogrammering,subrutiner  Assemblerprogrammering pollning/avbrott  Cache-minnen  Processorkonstruktion  CPU scheduling och semaforer

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)108 IS1200 Datorteknik... nu vet ni... ”Hur datorer fungerar”

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)109 IS1200 Datorteknik Datorns funktion på olika nivåer från JAVA/C-kod till NAND-grind zProgramexempel: sum = 0 ; for (i=1; i<1=7; i=i+1) sum = sum + i; zExempel på digitala komponenter:

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)110 Välkommen till andra kurser – några exempel yDatorsystemarkitektur yCompilers and Execution Environments yOperating Systems yConcurrent Programming yNetwork Programming with Java yEmbedded Systems ySystem-on-Chip Architectures yEmbedded Software

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)111 IL2206 Embedded Systems Embedded systems are an integral part of daily life Embedded systems must meet versatile requirements high performance, low power, safety-critical and low cost Follow-Up Courses: System-on-Chip Architectures Embedded Software Hearing Aid Mobile Phone Airbag Control Course webpage: Contact: Ingo Sander Microcontroller and DSP processor as central components Design for performance and low power Introduction to Real-Time Operating Systems Laboratories supporting the theory

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)112 IS2202 Datorsystemarkitektur ● Konsten att få CPUn snabb ● Hårdvara som kör flera instruktioner per klockcykel ● Flera CPUer på ett chipp ● Kompilatorteknik för att utnyttja hårdvaran väl

23 August 2014 IS1200 Datorteknik vt09, föreläsning 10, (E och I mfl)113 IS1200 Datorteknik Tentamen Onsdag 27 maj kl i salar Q13,15,17 (anmälan via Daisy) LYCKA TILL ! Tisdag 9 juni kl , i Kista Aug-sep 2009, omtentamen