Presentation laddar. Vänta.

Presentation laddar. Vänta.

EDA451 - Digital och Datorteknik – 2009/2010 1 Sekvensnät EDA 451 - Digital och Datorteknik 2008/09 Dagens föreläsning: ”Sekvensnät”, lärobok kap.5 Ur.

Liknande presentationer


En presentation över ämnet: "EDA451 - Digital och Datorteknik – 2009/2010 1 Sekvensnät EDA 451 - Digital och Datorteknik 2008/09 Dagens föreläsning: ”Sekvensnät”, lärobok kap.5 Ur."— Presentationens avskrift:

1 EDA451 - Digital och Datorteknik – 2009/ Sekvensnät EDA Digital och Datorteknik 2008/09 Dagens föreläsning: ”Sekvensnät”, lärobok kap.5 Ur innehållet:  Hur fungerar en SR-latch?  Hur konstrueras JK-, D- och T-vippor?  Funktionstabeller och excitationstabeller  Register som minneselement  Register och bussar  Konstruktion av synkrona räknare med D- och T- vippor  Analys av synkrona räknare

2 EDA451 - Digital och Datorteknik – 2009/ Sekvensnät Kombinatoriskt nät f 0 (x 0,x 1,x 2,...,x m,q 0,q 1,...,q i ) f 1 (x 0,x 1,x 2,...,x m,q 0,q 1,...,q i ) f 2 (x 0,x 1,x 2,...,x m,q 0,q 1,...,q i ) f n (x 0,x 1,x 2,...,x m,q 0,q 1,...,q i ) x0x0 x1x1 x2x2 x3x3 x4x4 xmxm Varje utgång har i varje ögonblick det värde som entydigt bestäms av insignaler och tillstånd. q1q1 qiqi q0q0 e0e0 e1e1 eiei qiqi q1q1 q0q0

3 EDA451 - Digital och Datorteknik – 2009/ Sekvensnät 3 Asynkront eller synkront Sekvensnät Kombinatoriskt nät f 0 (x 0,x 1,x 2,...,x m,q 0,q 1,...,q i ) f 1 (x 0,x 1,x 2,...,x m,q 0,q 1,...,q i ) f 2 (x 0,x 1,x 2,...,x m,q 0,q 1,...,q i ) f n (x 0,x 1,x 2,...,x m,q 0,q 1,...,q i ) x0x0 x1x1 x2x2 x3x3 x4x4 xmxm q1q1 qiqi q0q0 e0e0 e1e1 eiei qiqi q1q1 q0q0 Återkoppling (”feedback”) Omedelbar (asynkron) Tidsbestämd (synkron)

4 EDA451 - Digital och Datorteknik – 2009/2010 Exempel: Omedelbar återkoppling 4 Sekvensnät x1x1 x2x2 e1e1 u1u1 q1=e1q1=e1

5 EDA451 - Digital och Datorteknik – 2009/2010 Analys... 5 Sekvensnät x1x1 x2x2 q1q1 e1e1 u1u1 x1x1 x2x2 q1q1 e1e1 u1u e 1 =[x 1 +(x 2 +q 1 )’]’ = x 1 ’(x 2 +q 1 ) u 1 =(x 2 +q 1 )’=x 2 ’q 1 ’

6 EDA451 - Digital och Datorteknik – 2009/2010..och när vi kopplar ihop e 1 och q Sekvensnät x1x1 x2x2 e1e1 u1u1 q1=e1q1=e1 x1x1 x2x2 q1q1 e1e1 u1u1 000q1q1 q1’q1’ 001q1q1 q1’q1’ x1x1 x2x2 e1e1 u1u1 00q1q1 q1’q1’ x1x1 x2x2 q1q1 e1e1 u1u1 x1x1 x2x2 q1q1 e1e1 u1u (kan inte finnas...) Vid återgång till 00 uppstår ”kapplöpning” förbjudet tillstånd

7 EDA451 - Digital och Datorteknik – 2009/2010 Latch (låskrets) 7 Sekvensnät x1x1 x2x2 e1e1 u1u1 00q1q1 q1’q1’ x1x1 x2x2 e1e1 u1u1 q1=e1q1=e1 x1x1 x2x2 q1q1 R=Reset S=Set q 1 kan ettställas eller nollställas för att därefter behålla värdet. Kopplingen är ett ”minneselement” och kallas SR-latch.

8 EDA451 - Digital och Datorteknik – 2009/2010 SR-latch 8 Sekvensnät SRQ+Q+ 00Q * S R Q Q’ R S Q Alternativa realiseringar Funktionstabell Symbol Asynkront minneselement

9 EDA451 - Digital och Datorteknik – 2009/2010 Grindad SR-latch 9 Sekvensnät R S CP Q Q’ Symbol SRQ+Q+ 00Q * Q CP S R Q + =Q

10 EDA451 - Digital och Datorteknik – 2009/2010 Master-Slave SR-latch 10 Sekvensnät Q CP S R QMQM Ändringen i Q kommer alltid vid en negativ flank hos CP. Signalen fördröjs (halv klockcykel) Symbol

11 EDA451 - Digital och Datorteknik – 2009/2010 Flanktriggade SR-vippor 11 Sekvensnät CP Synkront minneselement SRQ+Q+ 00Q * QQ+Q+ SR Funktions- tabell Exitations- tabell

12 EDA451 - Digital och Datorteknik – 2009/2010 Flanktriggad D-vippa 12 Sekvensnät Q Q’ D CP D Q Q D’ D DQ+Q QQ+Q+ D Funktions- tabell Exitations- tabell

13 EDA451 - Digital och Datorteknik – 2009/2010 D-vippa med asynkron Set/Reset 13 Sekvensnät Då SR=11 (Q + =Q) fungerar vippan som en ordinär D-vippa Om SR=01, ettställs Q asynkront (väntar EJ på flank...) Om SR=10, nollställs Q asynkront Vi säger att S och R ingångarna är ”aktivt låga” Exempel på användning: 4-bitars REGISTER med RESET-funktion 1D C1 S R 1D C1 S R 1D C1 S R 1D C1 S R 1D C1 S R 1 Q4Q4 Q4’Q4’ Q3Q3 Q3’Q3’ Q2Q2 Q2’Q2’ Q1Q1 Q1’Q1’ D4D4 D3D3 D2D2 D1D1 CP Clear’

14 EDA451 - Digital och Datorteknik – 2009/2010 D-vippa med ”Load Enable” 14 Sekvensnät 1D C1 S R G & CP 2D 1C2 S R G1 Styrsignalen G (”Gate”) kan användas för att ”strypa” klockpulsen. Då G=0 behåller vippan sitt värde oavsett vad som finns på D-ingången

15 EDA451 - Digital och Datorteknik – 2009/2010 Flanktriggad JK-vippa 15 Sekvensnät CP Q Q’ C1 1S 1R & & J K C1 1J 1K Flanktriggad SR-vippa JKQ+Q+ 00Q Q’ QQ+Q+ JK Funktions- tabell Exitations- tabell

16 EDA451 - Digital och Datorteknik – 2009/2010 Flanktriggad T-vippa (”toggle”) 16 Sekvensnät JKQ+Q+ 00Q Q’ Funktions- tabell C1 1J 1K CP Q Q’ T C1 1T CP Q Q’ T TQ+Q+ 0Q 1 QQ+Q+ T Funktions- tabell Exitations- tabell

17 EDA451 - Digital och Datorteknik – 2009/2010 Sammanfattning av vippor 17 Sekvensnät JKQ+Q+ 00Q Q’ QQ+Q+ JK Funktions- tabell Exitations- tabell C1 1T CP Q Q’ T C1 1J 1K Q Q’ CP J K TQ+Q+ 0Q 1Q’ QQ+Q+ T Funktions- tabell Exitations- tabell Q Q’ D CP DQ+Q QQ+Q+ D Funktions- tabell Exitations- tabell CP S R Q Q’ SRQ+Q+ 00Q * QQ+Q+ SR Funktions- tabell Exitations- tabell

18 EDA451 - Digital och Datorteknik – 2009/2010 Sammanfattning 18 Sekvensnät Vi har klarat av:  Hur fungerar en SR-latch?  Hur konstrueras JK-, D- och T-vippor?  Funktionstabeller och excitationstabeller..och ska nu titta närmre på några viktiga tillämpningar  Register som minneselement  Konstruktion av synkrona räknare med D- och T- vippor  Analys av synkrona räknare

19 EDA451 - Digital och Datorteknik – 2009/ bitars minnesregister 19 Sekvensnät 2D 1C2 S R G1 2D 1C2 G1 Utgå från känd D-vippa, ta bort asynkrona ingångar och Q’... Packa ihop 8 likadana med gemensam CP resp G... D 0-7, D in Q 0-7, D ut

20 EDA451 - Digital och Datorteknik – 2009/2010 Dataöverföring, register och bussar 20 Sekvensnät En överföring åt gången...

21 EDA451 - Digital och Datorteknik – 2009/2010 Snabbare, dyrare Sekvensnät Samtidiga överföringar till samtliga register...

22 EDA451 - Digital och Datorteknik – 2009/2010 Kan utgångarna kopplas samman? 22 Sekvensnät

23 EDA451 - Digital och Datorteknik – 2009/2010 Kortslutning Sekvensnät

24 EDA451 - Digital och Datorteknik – 2009/2010 Transmissionsgrind (”three-state”) 24 Sekvensnät xef 00Z 10Z

25 EDA451 - Digital och Datorteknik – 2009/2010 Register med ”three-state” utgång 25 Sekvensnät Tre beteckningar: CP :Clock Pulse, kretsens klockingång. LD R : Load Enable R, styrsignal för att kunna ladda register R OE R : Output Enable R, styrsignal för att överföra innehållet i R till utgången.

26 EDA451 - Digital och Datorteknik – 2009/2010 Register med gemensam buss 26 Sekvensnät

27 EDA451 - Digital och Datorteknik – 2009/2010 OE R 1 LD A 2 CP3 buss regA4 regR Exempel: (R)→A 27 Sekvensnät

28 EDA451 - Digital och Datorteknik – 2009/2010 n Vi använder vippor för att konstruera räknare n Maximalt antal tillstånd (”räknarvärden”) bestäms av antalet vippor Konstruktion av Räknare 28 Sekvensnät C1 1T CP Q0Q0 Q0’Q0’ T0T0 C1 1T CP Q1Q1 Q1’Q1’ T1T1 C1 1T CP QnQn Qn’Qn’ TnTn n Q i utgör nätets utsignaler, ”räknarvärdet” n Maximal räknarsekvens blir 0.. (2 n -1) n Kallas ”modulo 2 n -räknare”

29 EDA451 - Digital och Datorteknik – 2009/2010 Exempel, 2-bitars räknare, ”0,1,2,3,1,2,3...” med T-vippor 29 Sekvensnät C1 1T CP Q1Q1 Q1’Q1’ T1T1 C1 1T CP Q0Q0 Q0’Q0’ T0T0 Metod: n Q är utsignal, hur bestämma T? Q1Q1 Q0Q0 T1T1 T0T0 Q1+Q1+ Q0+Q0+ 00 ?? ?? ?? ?? 01 Q1Q0Q1Q QQ+Q+ T Exitations- tabell Q1Q1 Q0Q0 T1T1 T0T0 Q1+Q1+ Q0+Q

30 EDA451 - Digital och Datorteknik – 2009/ Sekvensnät C1 1T CP Q1Q1 Q1’Q1’ T1T1 C1 1T CP Q0Q0 Q0’Q0’ T0T0 Q1Q1 Q0Q0 T1T1 T0T0 Q1+Q1+ Q0+Q Q1Q1 Q0Q0 T1T1 n Q och T bestämmer Q Q1Q1 Q0Q0 T0T0

31 EDA451 - Digital och Datorteknik – 2009/ Sekvensnät Q1Q1 Q0Q0 T1T Q1Q1 Q0Q0 T0T0 T 1 = Q 0 T 0 = Q 0 ’ +Q 1 ’ C1 1T Q1Q1 Q1’Q1’ T1T1 C1 1T CP Q0Q0 Q0’Q0’ T0T0 11

32 EDA451 - Digital och Datorteknik – 2009/2010 Analys av räknare 32 Sekvensnät n Givet en ”räknarkoppling” bestäm dess räknesekvens n Vi illustrerar metoden genom att analysera den räknare vi nyss konstruerat. C1 1T Q1Q1 Q1’Q1’ T1T1 C1 1T CP Q0Q0 Q0’Q0’ T0T0 11 T 1 = Q 0 T 0 = Q 0 ’ +Q 1 ’ 1.Bestäm vippornas insignaler...

33 EDA451 - Digital och Datorteknik – 2009/ Sekvensnät 2.För varje möjligt tillstånd, dvs 2 n, där n är antalet vippor, bestäm Q +, med ledning av Q och T.... Q1Q1 Q0Q Q1+Q1+ Q0+Q T1T T0T T 1 = Q 0 T 0 = Q 0 ’ +Q 1 ’ C1 1T Q1Q1 Q1’Q1’ T1T1 C1 1T CP Q0Q0 Q0’Q0’ T0T0 11

34 EDA451 - Digital och Datorteknik – 2009/ Sekvensnät Q1Q1 Q0Q0 T1T1 T0T0 Q1+Q1+ Q0+Q Redovisa resultatet i form av en tillståndsgraf... QQ+Q Q1Q0Q1Q


Ladda ner ppt "EDA451 - Digital och Datorteknik – 2009/2010 1 Sekvensnät EDA 451 - Digital och Datorteknik 2008/09 Dagens föreläsning: ”Sekvensnät”, lärobok kap.5 Ur."

Liknande presentationer


Google-annonser